01. Wafer & Scaling down

※ 취업준비 겸 전공 복습 겸 정리 (순서는 섞일 수 있음)

 

< Wafer >

• 수율 (Yield)
  • 수율 = (정상 die / 전체 die) x 100

 

• Wafer 규격

웨이퍼 규격

• 300mm wafer가 가장 많이 사용됨
  • 300mm wafer 기준 대략 die 1500개 만들어짐
• 수율과 die의 performance는 trade off 관계임
  • 수율을 잡다보면 die의 performance가 떨어지기도 한다
• wafer의 사이즈가 다양한 이유?
  • die 사이즈가 고정되어 있다는 가정 하에 die를 많이 만들기 위해 wafer의 사이즈를 높인다
  • 즉, wafer의 크기가 점점 커지는 방향으로 발전 중

 

< Scaling down >

• device의 scaling down
  • 180nm → 130nm → 90nm → 65nm → 40nm → 28nm → 20nm
  • 보통 area를 0.5배 줄이기 위해 feature size를 0.7배를 줄임 (0.7 x 0.7 = 0.49 ≒ 0.5)\

 

• PPACt
  • Power ↓ / Performance ↑ / Area ↓ / Cost ↓ / time ↓
  • RC time delay
    • C를 줄인다 = 기생 cap 줄임
    • R을 줄인다 = channel length 줄임
  • device의 사이즈가 작아지면 die의 사이즈도 작아짐
    • 같은 크기의 웨이퍼 상에 더 많은 device
    • 즉, wafer 사이즈를 키우는 이유와 동일